Beschreibung
Dieses Buch behandelt den Entwurf asynchroner Logik und ihre Bedeutung für den digitalen Entwurf. Die meisten der heute entwickelten und hergestellten Decoder sind synchron. Das Problem des Taktversatzes ist eine große Herausforderung beim synchronen Entwurf. Alternativ dazu werden asynchrone Systeme immer vertrauter, da sie keinen globalen Taktgeber benötigen, da diese Systeme durch Kommunikationsprotokolle lokal synchronisiert werden. Die asynchrone VLSI-Architektur für einen Viterbi-Decoder wird unter Verwendung von Quasi Delay Insensitive (QDI) Templates und Differential Cascode Voltage Switch Logic (DCVSL) entworfen. Sie gibt einen Überblick über die asynchrone Implementierung.
Autorenporträt
A Dra. T. Kalavathi Devi completou a sua UG e PG em GCT, Coimbatore. As suas áreas de interesse incluem VLSI Design, circuitos de baixa potência, design de sistemas electrónicos. Publicou artigos em revistas de renome e conferências internacionais. Recebeu o prémio de Melhor Guia de Projectos da ISTE New Delhi, também prémio de melhor investigador da ASDF.
Herstellerkennzeichnung:
OmniScriptum SRL
Str. Armeneasca 28/1, office 1
2012 Chisinau
MD
E-Mail: info@omniscriptum.com
