Multiprozessorsysteme

Lieferzeit: Lieferbar innerhalb 14 Tagen

49,95 

Eine Einführung in die Konzepte der modernen Mikrocomputer- und Rechnertechnologie

ISBN: 3519061287
ISBN 13: 9783519061281
Autor: Eichele, Herbert
Verlag: Springer Vieweg
Umfang: 319 S., 101 s/w Illustr., 319 S. 101 Abb. Mit 241 Bildern, 12 Tabellen und zahlr. Beispielen.
Erscheinungsdatum: 01.04.1990
Auflage: 1/1990
Produktform: Kartoniert
Einband: Kartoniert
Artikelnummer: 5453207 Kategorie:

Beschreibung

Technische Systemprodukte sind heutzutage ohne den Einsatz von Mikroelektro­ nik und Mikroprozessoren nicht mehr vorstellbar. Der Mikroprozessoreinsatz reicht dabei von spezialisierten Einzelprozessoren, wie z.B. Microcontrollern, bis zu großen Prozessorsystemen, bei denen viele Prozessoren eine Gesamtaufgabe gemeinsam be­ arbeiten (Multiprozessoren). Im Rahmen einer seit nunmehr drei Jahren durchge­ führten Lehrveranstaltung wird versucht, in Ergänzung einer Mikroprozessorgrund­ ausbildung, moderne Mikroprozessor-und Rechnertechnologie zu vermitteln. Dabei liegt der Schwerpunkt nicht bei Hochleistungsrechnern für numerische Anwendun­ gen. Ziel ist vielmehr das Rechnersystem als Teil von technischen Systemen, wie z.B. Prozeßsteuer- und -überwachungssysteme, Maschinen- und Robotersteuerungen, Verkehrsleitsysteme, Meßsysteme, diagnostische Systeme der Medizintechnik oder Systeme der digitalen Kommunikationstechnik. Die Entwicklung solcher Multiprozessorsysteme muß mit der Lösung von Archi­ tekturproblemen starten und auf der Basis eines soliden Grundwissens über Imple­ mentierungsaspekte zur Realisierung des Entwurfsziels gelangen. Die durchgeführ­ te Lehrveranstaltung folgt diesem Top-Down-Ansatz. Da hierfür kaum Lehrbücher verfügbar sind, wurden den Studenten ursprünglich Arbeitsunterlagen zur Selbstver­ vielfältigung zur Verfügung gestellt. Aus ihrem Wunsch, den Lehrveranstaltungsstoff nacharbeiten zu können, entstand ein rudimentäres Manuskript, das zu dem vorlie­ genden kleinen Buch ausgebaut wurde.

Autorenporträt

Inhaltsangabe1 Einführung.- 1.1 Motivation und Anwendungsgebiete.- 1.1.1 Rechneranwendungsgebiete.- Klassischer Computerbereich.- Großrechnerbereich.- Rechnereinsatz in technischen Systemen.- 1.1.2 Motivation für Multiprozessorsysteme.- Technologisches und wirtschaftliches Potential.- Realtime Systeme.- 1.2 Rechnerarchitekturen und Verbindungsstrukturen.- 1.2.1 Taxonomie von Rechnerarchitekturen.- Der Taxonomiebegriff.- Klassifikation nach Flynn.- 1.2.2 Verbindungsstrukturen.- Multiprozessormodule und allgemeine Struktur.- Gemeinsam genutzte Verbindungen.- Punkt-zu-Punkt Verbindungsnetzwerke.- 1.2.3 Einige Begriffserklärungen.- Prozessor und Verarbeihmgselement.- Enge- und lose Kopplung.- 1.3 Literatur.- 1.3.1 Bücher.- 1.3.2 Einzelartikel.- 2 Systemzuverlässigkeit.- 2.1 Einführung.- 2.1.1 Zuverlässigkeitskriterien.- Subjektive Zuverlässigkeit.- Objektive Zuverlässigkeit.- Systemunzulänglichkeiten.- 2.1.2 Bewertung von Zuverlässigkeit.- Ausfallrate.- Zuverlässigkeit und Verfügbarkeit.- Nichtreparierbare Systeme.- Reparierbare Systeme.- 2.2 Anforderungen und Realisierungsprinzipien.- 2.2.1 Anforderungen.- Zuverlässigkeits-/Verläßlichkeitsanforderungen.- 2.2.2 Maßnahmen zur Verbesserung der Zuverlässigkeit.- Fehlertoleranzgrundsätze.- Fehlertoleranzmethoden.- Redundanz.- 2.2.3 Bewertung von Fehlertoleranztechniken.- 2.3 Beispiele.- 2.3.1 Modul- und Submodulredundanz.- Systemmodellierung.- Ergebnisvergleich.- 2.3.2 Codegeschütztes Speichersystem.- Systembeschreibung.- Ausfallmodell.- Redundanztechniken.- Zuverlässigkeitsmodell.- Berechnungsbeispiel.- 2.4 Literatur.- 2.4.1 Bücher.- 2.4.2 Einzelartikel.- 3 Konzepte der Parallelverarbeitung.- 3.1 Multitasking als Entwurfsmethode.- 3.1.1 Meßwerterfassung als einfaches Beispiel.- Problemstellung.- Sequentielle Problemlösung.- Multitasking Lösung.- 3.1.2 Parallelisierbarkeit von Tasks.- Parallelisierbarkeitsbedingungen.- Beispiel einer Parallelisierbarkeitsanalyse.- Präzedenzgraph.- Scheduling.- 3.2 Hilfsmittel.- 3.2.1 Tasksynchronisation.- 3.2.2 Petrinetze.- Ein Petrinetzbeispiel.- 3.3 Literatur.- 3.3.1 Bücher.- 3.3.2 Einzelartikel.- 4 Leistungsabschätzung.- 4.1 Einführung.- 4.1.1 Aufgabenstellung.- 4.1.2 Methoden.- Verkehrstheorie.- Messungen.- Modellbildung.- 4.2 Leistungsanalyseeng gekoppelter Multiprozessorsysteme.- 4.2.1 Modellbildung.- Organisation.- Funktionsabstraktion.- Einzelprozessorsystem.- Multiprozessorsystem.- Sättigungsbedingung.- 4.2.2 Analyse eines 68000-Multiprozessorsystems.- Modellbildung.- Eigenschaften des 68000-Prozessors.- Minimale Befehlslänge.- Maximale Befehlslänge.- Mittelwert der Befehlslänge.- 4.3 Maßnahmen zur Leistungssteigerung.- 4.3.1 Leistungssteigerung durch Cache-Speicher.- 4.3.2 Leistungssteigerung durch Lokalspeicher.- Grundprinzip.- Lokalspeichereffekte.- 4.4 Literaturverzeichnis.- 4.4.1 Bücher.- 4.4.2 Einzelartikel.- 5 Cache Speicher.- 5.1 Funktionsprinzip.- 5.1.1 Direct mapped Cache.- Struktur des Cache.- Ablauf eines Lesezugriffes bei HIT.- Ablauf eines Lesezugriffs bei MISS.- Ablauf eines Schreibzugriffes.- 5.1.2 Software-Einflüsse.- Physikalischer Cache.- 5.1.3 Logischer Cache.- Softwareprobleme beim logischen Cache.- 5.1.4 Nachteile des physikalischen Caches.- 5.2 Andere Cache Strukturen.- 5.2.1 Assoziativer Cache.- 5.2.2 Set assoziativer Cache.- Probleme von direct mapped Caches.- Abhilfe durch mehrfache Caches.- Aufbau eines 2-Way-Set-Assoziativ-Caches.- 5.3 Cache Speicher in eng gekoppelten Multiprozessorsystemen.- 5.3.1 Cache Kohärenz.- 5.3.2 Kohärenzstrategien.- Instruction-Only-Cache.- Bus-Watch-Controller.- Write Once Protokoll.- 5.3.3 Block Ownership Protokolle.- Das Synapse Protokoll.- Ein VMEbus Block Ownership Protokoll.- 5.4 Cache Performance.- 5.4.1 Beurteilungskriterien.- Effektive Speicherzugriffszeit bei Lesezyklen.- Speicherzugriffszeit bei Lese- und Schreibzugriffen.- 5.4.2 Cache-Dimensionierung und Hitrate.- Effekt der Blockgröße.- Effekt der Kohärenz-Strategie auf den Busverkehr.- Effekt der Set-Assoziativität auf den Busverkehr.- 5

Herstellerkennzeichnung:


Springer Vieweg in Springer Science + Business Media
Abraham-Lincoln-Straße 46
65189 Wiesbaden
DE

E-Mail: juergen.hartmann@springer.com

Das könnte Ihnen auch gefallen …