IMPLEMENTIERUNG EINER HOCHLEISTUNGSFÄHIGEN 32-BIT RISC CORE ARCHITEKTUR

Lieferzeit: Lieferbar innerhalb 14 Tagen

43,90 

ISBN: 6206245527
ISBN 13: 9786206245520
Autor: ARRABOTU, CHANDRA SHAKER/RAJANI, M/RAVI CHANDAN, D
Verlag: Verlag Unser Wissen
Umfang: 80 S.
Erscheinungsdatum: 18.07.2023
Auflage: 1/2023
Format: 0.5 x 22 x 15
Gewicht: 137 g
Produktform: Kartoniert
Einband: Kartoniert
Artikelnummer: 284232 Kategorie:

Beschreibung

In diesem Buch geht es um den Entwurf eines RISC-Prozessors mit Pipelining-Architektur. Das 5-stufige Pipelining wird verwendet, um die Geschwindigkeit der Operation zu verbessern. Die 5 Stufen sind Fetch, Decode, Execute, Memory und Write Back. Der Entwurfsprozess umfasst verschiedene stromsparende Techniken auf architektonischer Ebene, was beweist, dass diese Methoden effizienter sind als Back-End-Techniken zur Reduzierung des Stromverbrauchs. Eingebettete Prozessoren mit geringem Stromverbrauch werden in einer Vielzahl von Anwendungen wie Autos, Telefonen, Digitalkameras, Druckern und anderen Geräten eingesetzt. Der Grund für ihre breite Verwendung ist, dass sie klein sind, daher nicht viel Die-Fläche beanspruchen und kostengünstig herzustellen sind. Eine geringe Leistungsaufnahme hilft, die Wärmeabgabe zu reduzieren, die Batterielebensdauer zu verlängern und die Zuverlässigkeit des Geräts zu erhöhen.

Herstellerkennzeichnung:


BoD - Books on Demand
In de Tarpen 42
22848 Norderstedt
DE

E-Mail: info@bod.de

Das könnte Ihnen auch gefallen …