Beschreibung
Kapitel 3 und 4 befassen sich mit zwei Schwerpunkten der Entwurfskontrolle integrierter Schaltungen. dem Design Rule-Check und der Schaltkreisextraktion. Zu beiden Gebieten werden unterschiedliche Lösungsmöglichkeiten vorgestellt.
Autorenporträt
InhaltsangabeEinführung.- 1 Nmos Schaltungstechnik.- 1.1 Einführung.- 1.2 Transistoren.- 1.2.1 Der Selbstsperrende NMOS-Transistor.- 1.2.2 Der Selbstleitende NMOS-Transistor.- 1.2.3 Technologie.- 1.3 Verbindungstechnik.- 1.3.1 Verbindungen Innerhalb Einer Ebene.- 1.3.2 Verbindungen Zwischen Ebenen.- 1.4 Einfache NMOS-Schaltungen.- 1.4.1 Der Inverter.- 1.4.2 Das NAND-Gatter.- 1.4.3 Das NOR-Gatter.- 1.4.4 Allgemeine Einstufige NMOS-Schaltungen.- 1.4.5 Der PASS-Transistor.- 2 Der VLSI Entwurfsprozess.- 2.1 Die Funktionalebene.- 2.2 Die Register-Transfer-Beschreibung.- 2.3 Die Logikebene.- 2.4 Die Schaltkreisebene.- 2.5 Die Layout-Ebene.- 3 Topographische Layoutkontrolle.- 3.1 Polygon-Orientierter Design-Rule-Check.- 3.1.1 Logische Operationen auf Layer.- 3.1.2 Design-Rule-Check-Algorithmen.- 3.1.2.1 Vergleich Innenlage.- 3.1.2.2 Schnittpunktsermittlung.- 3.1.2.3 Schrumpfen und Expandieren von Symbolen.- 3.1.2.4 Problematik des Expandierens.- 3.2 Raster-Orientierter Design-Rule-Check.- 3.2.1 Logische Operationen auf Layer.- 3.2.2 Design-Rule-Check-Algorithmen.- 3.2.3 Partitionierung beim Raster-Orientierten Design-Rule-Check.- 3.2.4 Design-Rule-Checker-Maschine.- 3.3 Hierarchischer Design-Rule-Check.- 4 Schaltkreisextraktion.- 4.1 Polygon-Orientierte Schaltkreisextraktion.- 4.1.1 Ermittlung der Netzliste Einer Schaltung aus dem Layout.- 4.1.2 Parasitäre Kapazitäten.- 4.1.2.1 Ursache Parasitärer Kapazitäten.- 4.1.2.2 Extraktion Parasitärer Kapazitäten.- 4.1.2.2.1 Flächenberechnung.- 4.1.2.2.2 Umfangsberechnung.- 4.1.3 Parasitäre Widerstände.- 4.1.3.1 Flächenaufspaltung von Leitungen.- 4.1.3.2 Bestimmung der Hauptstromrichtung.- 4.1.3.3 Parametrisiertes Widerstandsmodell.- 4.1.3.4 Schwächen der Widerstandsberechnung.- 4.2 Raster-Orientierte Schaltkreisextraktion.- 4.2.1 Ermittlung der Netzliste.- 4.2.1.1 Ermittlung der Knoten der Schaltung.- 4.2.1.2 Ermittlung der Transistoranschlüsse.- 4.2.2 Kapazitätsberechnung.- 4.2.3 Widerstandsberechnung.- 4.2.4 Extraktionsmaschine.- 4.3 Hierarchische Schaltkreisextraktion.- 5 Logikextraktion.- 5.1 Knotenklassifizierung.- 5.2 Der Netzwerkbaum.- 5.3 Pfadermittlung.- 5.4 Gesamtlogik.- 5.5 Rückkopplungen.- 6 RT-Extraktion.- 6.1 RT-Extraktion auf Gatterebene.- 6.2 RT-Extraktion Funktionaler Blöcke.- 6.2.1 RT-Extraktion Durch Synthese.- 6.2.2 Analytische RT-Extraktion.- 6.3 RT-Extraktion der Gesamtschaltung.- 7 Vergleich von Netzwerken.
Herstellerkennzeichnung:
Springer Vieweg in Springer Science + Business Media
Abraham-Lincoln-Straße 46
65189 Wiesbaden
DE
E-Mail: juergen.hartmann@springer.com
