Beschreibung
Networks-on-Chip (NoCs) sind ein universeller, skalierbarer Ersatz für kabelgebundene Verbindungen mit gemeinsamem Medium und bieten viele praktische Anwendungen in der Industrie. Dynamische Spannungs-Frequenz-Skalierung (Dynamic Voltage Frequency Scaling, DVFS) ist eine Technik, bei der die Spannungs-Frequenz-Niveaus eines Chips während der Laufzeit variiert werden, was häufig zur Einsparung dynamischer Leistung verwendet wird. Es wurden verschiedene DVFS-basierte NoC-Optimierungstechniken vorgeschlagen. Aufgrund der Ressourcen, die zur Validierung von Architekturentscheidungen durch Prototyping erforderlich sind, werden jedoch nur wenige implementiert. Infolgedessen fehlt den Entwicklern der Einblick in potenzielle Energieeinsparungen oder Leistungssteigerungen in frühen Architekturphasen. In dieser Arbeit wird ein DVFS-bewusster NoC-Simulator mit Unterstützung für die Leistungs-Frequenz-Modellierung pro Knoten und einer umfangreichen Visualisierung vorgeschlagen, um eine Feinabstimmung solcher Optimierungstechniken in einem frühen Stadium des Designzyklus zu ermöglichen. Der vorgeschlagene Simulator bietet auch einen Rahmen für das Benchmarking verschiedener Kandidatenstrategien, um selektives Prototyping und Optimierung zu ermöglichen. Als Teil der Forschung wurden DVFS-Erweiterungen für einen bestehenden NoC-Performance-Simulator gebaut und zur öffentlichen Nutzung freigegeben. Diese Arbeit dient auch als technisches Handbuch für die Simulator-Erweiterungen.
Autorenporträt
Subodh è attualmente impiegato come HW Design Engineer nel gruppo di switching LAN presso Cisco Systems. Ha conseguito la laurea in Ingegneria Informatica presso la Texas A&M. In precedenza ha lavorato per la STMicroelectronics nel gruppo Imaging. È un appassionato di tecnologia con interessi in applicazioni VLSI, architettura informatica e tecnologie web.
